PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-231477

(43) Date of publication of application: 19.08.1994

(51)Int.CI.

G11B 7/095

(21)Application number : **05-042137**

(71)Applicant: SONY CORP

(22)Date of filing:

05.02.1993


(72)Inventor: SHIMIZUME KAZUTOSHI

AKITA MAMORU INOHANA SHIGERU NODA HIDENOBU

(54) FOCUSING SERVO CIRCUIT

(57) Abstract:

PURPOSE: To provide a focusing servo circuit capable of automatically and optimally performing the bias adjustment of the focusing servo by every disk to be reproduced. CONSTITUTION: The jitter amount of an RF signal is measured by means of a time difference measuring circuit 6 as the time difference between the edge of a PLL clock synchronized with an EFM signal and the changing point of the EFM signal and a focusing bias voltage so as to minimize the time difference is set by means of a bias voltage generating circuit 7. By adding the focusing bias voltage thus set to a focusing error signal generated by a generator circuit 3 for a focusing error signal by means of an adder 4, the focusing bias is automatically adjusted and the focusing servo is executed based on the focusing error signal subjected to the bias adjustment.



LEGAL STATUS

[Date of request for examination]

30.11.1999

[Date of sending the examiner's decision of

14.08.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顯公開番号

特開平6-231477

(43)公開日 平成6年(1994)8月19日

(51)Int.CL⁵

 FΙ

技術表示箇所

G11B 7/095

C 2106-5D

審査請求 未請求 請求項の数4 FD (全 7 頁)


(21)出題番号	特顯平5-42137	(71)出願人	000002185 ソニー株式会社
(22)出顧日	平成5年(1993)2月5日		東京都品川区北品川 6丁目 7番35号
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72) 発明者	清水目 和年
			神奈川県横浜市保土ヶ谷区神戸町134番地
			ソニーLS1デザイン株式会社内
	*	(72)発明者	秋田 守
		-	神奈川県横浜市保土ヶ谷区神戸町134番地
			ソニーLSIデザイン株式会社内
		(72)発明者	猪鼻 茂
			神奈川県横浜市保土ヶ谷区神戸町134番地
			ソニーLSIデザイン株式会社内
		(74)代理人	弁理士 船橋 園則
	•	, ,,,,,,	最終頁に続く

(54)【発明の名称】 フォーカスサーポ回路

(57)【要約】

【目的】 フォーカスサーボのバイアス調整を 再生するディスク毎に自動的にかつ最適に行うことが可能なフォーカスサーボ回路を提供する。

【権成】 RF信号のジッター量をEFM信号に同期したPLLクロックのエッヂとEFM信号の変化点との間の時間差として時間差計測回路6で計測し、この時間差が最少となるようなフォーカスバイアス電圧をバイアス電圧発生回路7で設定し、この設定フォーカスバイアス電圧をフォーカス誤差信号生成回路3で生成されたフォーカス以子アスを自動的に調整し、このバイアス調整されたフォーカスバイアスを自動的に調整し、このバイアス調整されたフォーカスに子のよりに対してフォーカスサーボを行う。



本発明の一実施例を示すプロック図

(2)

【特許請求の範囲】

【請求項1】 フォーカス誤差信号を生成する誤差信号 生成回路と、

ディスクから再生された2値化信号に同期したクロック のエッヂと前記2値化信号の変化点との間の時間差を計 測する時間差計測回路と

前記時間差に応じたフォーカスパイアス電圧を発生する パイアス電圧発生回路と、

前記フォーカス誤差信号に前記フォーカスバイアス**海圧** を加算する加算器とを具備し、

前記加算器の加算出力に基づいてフォーカスサーボを行 うことを特徴とするフォーカスサーボ回路。

【請求項2】 前記時間差計測回路は、前記クロックのエッヂと前記2値化信号の変化点との間の時間差を計測する回路と、この計測した時間差が基準時間以上となることを検出する回路と、この検出回数が所定の時間内においてカウントするカウンタとを備え、このカウンタのカウントデータを前記時間差の計測データとして出力することを特徴とする請求項1記載のフォーカスサーボ回路。

【請求項3】 前記パイアス電圧発生回路は、前記計測 データの平均値が最小となるようにフォーカスパイアス 電圧を設定することを特徴とする請求項2記载のフォー カスサーボ回路。

【請求項4】 前記パイアス電圧発生回路は、前記計測データの最小値を計測するとともに、この最小値よりも所定値だけ大なる関値を設定し、前記計測データがこの関値となる2つのパイアス値を計測し、この2つのパイアス値の平均値をフォーカスパイアス電圧として設定することを特徴とする請求項2記載のフォーカスサーボ回 30路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フォーカスサーボ回路に関し、特にCD(コンパクトディスク)プレーヤ等の光学式ディスクプレーヤのサーボ系に用いて好適なフォーカスサーボ回路に関する。

[0002]

【従来の技術】光学式ディスクプレーヤ、例えばCDプレーヤには、ディスクの反り等に起因してディスク回転 40 時に発生するディスクの信号面の上下的に対し、ビックアップに内蔵の対物レンズとディスクの信号面との間の距離を一定に保つべく制御するフォーカスサーボ回路が必要不可欠である。このフォーカスサーボ回路の従来例を図10に示す。同図において、ディスク1の信号情報を光学的に読み取るピックアップ2からは、フォーカス誤差信号生成回路3に対してフォーカスサーボ系の出力が供給される。

【0003】フォーカス誤差信号生成回路3では、非点収差法等の周知の生成法にしたがって、ディスクの信号 50

面が光学系の無平面にあるときゼロ、信号面が対物レンズに近づくとマイナス(又は、プラス)、信号面が対物レンズから遠ざかるとプラス(又は、マイナス)となるフォーカス誤差信号が生成される。このフォーカス誤差信号は、加算器4を経た後位相補値ドライブアンプ5で位相補値されてビックアップ2内のフォーカスアクチュエータにそのドライブ信号として供給される。

【0004】このフォーカスサーボ回路において、例えば、フォーカス誤差信号の生成法として非点収差法を用いた場合は、図11に示すように、ビックアップ1の光検出器として受光面が4分割された4分割センサ31を用い、対角規上に位置する受光部のと③、②と②の各出力を加算器32、33で加算し、さらに各加算出力を減算器34で減算することよってフォーカス誤差信号を生成する構成となっていることから、4分割センサ31の各受光部②~②の感度にバラツキがあったり、加算器等の回路系にオフセットが存在したりすると、ディスクの信号面が光学系の焦平面にあるにも拘らず、フォーカス誤差信号にオフセット分が生じ、フォーカス誤差信号にオフセット分が生じ、フォーカス誤差信号にならないことになる。

【0005】この状態でフォーカスサーボを行うと、オフセット分だけ魚点ずれとなり、ディスクの信号情報を良好に読み取れないことになる。このため、従来は、半固定抵抗Rを用いてバイアス電圧を発生し、このバイアス電圧を加算器4にてフォーカス誤差信号に加算してオフセット分をキャンセルすることにより、ジャストフォーカスとなるようにフォーカスサーボのオフセット調整を行っていた。このフォーカスサーボのバイアス調整は、製造ラインにおいて、ディスク上のピットの位置にフォーカスが合うように、換言すれば、ピックアップ2から出力されるRF信号のアイバターンが波形観測で一番きれいになるように行われていた。

[0006]

【発明が解決しようとする課題】しかしながら、上記様成の従来のフォーカスサーボ回路では、フォーカスサーボのバイアス調整を製造ラインにおいて手動で行う構成となっていたので、その調整作業に熟練や手間を要するとともに、実際に再生するディスクの厚さや材料の追いによって屈折率が異なった場合に発生する焦点ずれには対応できないという問題点があった。本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、フォーカスサーボのバイアス調整を、再生するディスク毎に自動的にかつ最適に行うことが可能なフォーカスサーボ回路を提供することにある。

[0007]

【課題を解決するための手段】本発明によるフォーカスサーボ回路は、フォーカス誤差信号を生成する誤差信号生成回路と、ディスクから再生された2値化信号に同期したクロックのエッヂと2値化信号の変化点との間の時間差を計測する時間差計測回路と、この時間差に応じた

フォーカスバイアス電圧を発生するバイアス電圧発生回 路と、フォーカス誤差信号にフォーカスバイアス電圧を 加算する加算器とを具備し、この加算器の加算出力に基 づいてフォーカスサーボを行う構成となっている。

[0008]

【作用】R F 信号のジッター量を、2 値化信号に同期し たクロックのエッヂと2値化信号の変化点との間の時間 差として計測する。このジッター量はフォーカスバイア ス誤差に対応することから、この時間差が最少となるよ うなフォーカスバイアス電圧を設定する。そして、この 10 設定フォーカスバイアス電圧をフォーカス誤差信号に加 算する。これにより、フォーカス誤差信号に含まれる直 流オフセット分がキャンセルされるため、フォーカスバ イアスがジャストフォーカスとなるように自動的に調整 される。

[0009]

【実施例】以下 本発明の実施例を図面に基づいて詳細 に説明する。図1は、例えばCDプレーヤに適用された 本発明によるフォーカスサーボ回路の一実施例を示すブ は、信号情報がピット列として記録されている。このデ ィスク1の信号情報は、ビックアップ2によって光学的 に読み取られる。このピックアップ2から出力されるR F信号は、図示せぬPLL回路に供給されてこのRF信 号に同期したPLLクロックPLOKの生成に用いられると ともに、図示せぬディジタル信号処理系に供給されてP LLクロックPLCKを基準としてEFM(Enght to Fourte en Modulation)復調やエラー訂正等の信号処理が施され てオーディオ出力として導出される。

【0010】フォーカス誤差信号生成回路3は、非点収 30 差法等の周知の生成法にしたがって、ビックアップ2か らのフォーカスサーボ系の出力に基づいてディスクの信 号面が光学系の無平面にあるときゼロ、信号面が対物レ ンズに近づくとマイナス(又は、プラス)、信号面が対 物レンズから遠ざかるとプラス(又は、マイナス)とな るフォーカス誤差信号を生成する。このフォーカス誤差 信号は、加算器4を経た後位相補償ドライブアンプ5で 位相補償されてビックアップ2内のフォーカスアクチュ エータにそのドライブ信号として供給される。

【0011】ところで、フォーカスサーボにおいては、 図2に示すように、ジャストフォーカスの場合(A)に は、RF信号はきれいな波形となり、PLLクロックPL CKもジッターのない波形となるが、ジャストフォーカス ポイントより若干ポイントがずれた場合、即ちフォーカ スパイアスずれの場合(B)には、電気的にRF信号の 周波数スペクトルが広がったものとなり、RF信号がき たない波形となるために、PLLクロックPLCKもジッタ ーを含んだ波形となる。図3(A)、(B)には、RF 信号の2値化信号であるEFM信号とPLLクロックPL している。

【0012】そこで、本発明においては、ジャストフォ ーカスのときRF信号のジッター量が最少となることに 着目し、フォーカスバイアス誤差に対応したこのジッタ 一量を、図4に示すように、PLLクロックPLCKのエッ ヂとEFM信号の変化点との時間差(位相差) $\pm \Delta \theta$ と して計測し、この時間差± $\Delta\theta$ が最少となるようなフォ ーカスバイアス電圧を設定してバイアス調整を自動的に 行うするようにしている。 すなわち、 図1において、 P LLクロックのエッヂとEFM信号の変化点とのの間の 時間差±△flを計測する時間差計測回路6と、この時間 差±Δθに応じたフォーカスバイアス電圧を発生するバ イアス電圧発生回路6とを設け、このフォーカスバイア ス電圧を加算器4にてフォーカス誤差信号に加算し、サ ーボ系に発生する直流オフセット分をキャンセルするこ とによってバイアス調整を行う構成となっている。

【0013】時間差計測回路6は、所定の時間を基準に とり、この基準時間(±Tref)以上大きなジッター が、フレーム同期信号の1周期 (= 136 µ sec.) の間 ロック図である。図1において、ディスク1の信号面に 20 に発生した回数をカウントすることにより、このカウン ト値を時間差 $\pm \Delta \theta$ として計測する。ここで、上記の基 準時間(± Tref)としては、PLLクロックPLCKの周 波数(=4.3218MHz)の8倍の周期のN倍が設 定される。例えば、N=3とすると、

> 【数1】 Tref = $(1/4.3218MHz \times 8) \times 3$ = 8 8 n sec.

> なる時間が基準にとられることになる。なお、Nの値 は、3に限定されるものではなく、任意の値に選定し得 る.

【0014】次に、この時間差計測回路6の具体的な構 成について説明する。図5は時間差計測回路6の構成の 一例を示すブロック図であり、図6(a)~(e)に図 5の各部(a)~(e)の波形を示す。EFM信号 (b) は、フリップフロップ11の入力になるととも に、排他的論理和ゲート12の一入力となる。フリップ フロップ11はPLLクロックPLCKをインバータ13で 反転して得られるクロックXPCK(a)で動作する。この フリップフロップ 1 1 の出力は、EX - OR ゲート 1 2 の他入力となる。これにより、EX - ORゲート12の 40 出力(c)は、EFM信号の変化点からクロックXPOKの 立上がりエッヂ、即ちPLLクロックPLOKの立下がりエ ッヂまでの期間において高レベルとなる。

【0015】EX:ORゲート12の出力(c)は、3 bit カウンタ14のci入力になるとともに、フリップ フロップ15の入力となる。3bit カウンタ14は、初 期値として2′ s コンプリメント表現で(100)の値 (-4)がロードされ、排他的論理和ゲート12の出力 (c) が高レベルの期間で34MHz (≒4.3218 MHz×8)の周波数のクロックをカウントする。この CKの波形を、図2(A)、(B)にそれぞれ対応して示 50 カウンタ14のカウント値(e)は、EFM信号の変化

点とPLLクロックPLCKのエッヂとの間の時間差±Δθ に対応することになる。フリップフロップ 15の出力は さらにフリップフロップ 16の入力になるとともに、イ ンバータ17で反転されてNANDゲート18の一入力 となる。フリップフロップ 15, 16は共に、34MH 2のクロックで動作する。フリップフロップ 16の出力 は、NANDゲート18の他入力となる。

٠ 5

【0016】NANDゲート18の出力(c)は、3bi t カウンタ14及びレジスタ19の各ロード (LD) 入 力となる。このロード入力(d)に応答して、レジスタ 10 19には3bit カウンタ14の最終カウント値がロード され、同時に3bit カウンタ14には先の初期値(10 (1) がロードされる。レジスタ19にロードされた値 (f)は比較器20の比較入力となる。比較器20は、 比較入力の値が例えば±3以上のとき高レベルの出力を 発生する。この数値 "3" により、数1の式で求められ る88 n sec.なる基準時間 (± T ref) が設定されるこ とになる。

【0017】比較器20の出力はANDゲート21の一 18の出力(d)のインバータ22による反転出力を他 入力とし、NANDゲート18の出力(d)の発生タイ ミング(ロードタイミング)で比較器20の出力をカウ ンタ23に供給する。一方、136 μ sec. 周期のフレー ム同期信号は、インバータ22の出力を一入力とするA NDゲート24の他入力となる。ANDゲート24の出 力は、カウンタ23のリセット入力になるとともに、P /S (パラレル/シリアル) レジスタ25のロード入力 となる。 P/Sレジスタ25は、カウンタ23からロー 下されたパラレルデータをシリアルデータに変換し、バ 30 イアス電圧発生回路7から供給されるシフトインクロッ クに応答して、シリアルデータをシフトアウトデータと してバイアス電圧発生回路7へ出力する。

【0018】 ここで、RF信号でPLLクロックPLOXよ り±88 n sec.以上ずれた変化を98フレーム期間だけ 計測したカウント数(位祖ずれ回数)とCIブロックエ ラーレートを、フォーカスバイアス電圧をパラメータに とった場合の計測結果として図7に示す。同図におい て. 実根(a) がブロックエラーレートを、点線(b) が最大位相ずれ回数をそれぞれ示している。なお、2本 40 の実線(a) 2本の点線(h)でそれぞれ囲まれた領 域内が多く観測される値である。この計測結果から明ら かなように、フォーカスバイアス電圧が()~(). 3Vの 間で良好であり、このときC1プロックエラーレートも 位相ずれ回数も最少となっていることがわかる。

【りり19】次に、バイアス電圧発生回路7において、 時間差計測回路6で計測された計測データN(位相ずれ 回数) に基づいてフォーカスバイアス電圧を設定する具 体例について説明する。バイアス電圧発生回路では、マ イクロコンピュータによって構成され、計測データNの 50 【図10】フォーカスサーボ回路の従来例を示すブロッ

平均値が最小となるようにフォーカスバイアス電圧を設 定する。その設定の処理手順の一例を、図8のフォーカ スバイアス電圧・位相ずれ回数の特性図に基づいて、図 9のフローチャートにしたがって説明する。

【0020】先ず、計測データNの最小値N。。を計測 し(ステップSI)、次いでこの最小値N。。よりもφ %だけ大なる関値Nいを設定する(ステップS2)。な お、この関値Nakについては、フォーカスサーボが外れ る危険性のある限界値NLCu未満に設定する必要があ る。続いて、計測データNが関値Negとなる2つのバイ アス値F、, F。を計測し(ステップS3)、この2つ のバイアス値F。, F。の平均値(=F。+F。/2) を求め(ステップS4)、これを設定フォーカスバイア ス電圧とする。

[0021]

【発明の効果】以上説明したように、本発明によれば、 RF信号のジッター量を2値化信号であるEFM信号に 同期したPLLクロックのエッヂとEFM信号の変化点 との間の時間差として計測し、この時間差が最少となる 入力となる。このANDゲート21は、NANDゲート 20 ようなフォーカスバイアス電圧を設定し、この設定バイ アスバイアス電圧をフォーカス誤差信号に加算してオフ セット分をキャンセルするようにしたので、従来は製造 ラインで行っていたフォーカスサーボのバイアス調整を 自動的に行えることになる。また、バイアス調整の自動 化により、ディスク再生の度にフォーカスサーボのバイ アス調整が行われることになるため、ディスクの厚さや 材料が異なっても、各ディスク毎に最適なバイアス点で 再生できることになる。

【図面の簡単な説明】

【図1】本発明によるフォーカスサーボ回路の一実施例 を示すブロック図である。

【図2】RF信号とPLLクロックの波形図であり、

(A) はジャストフォーカスの場合を、(B) はフォー カスパイアスずれの場合をそれぞれ示している。

【図3】EFM信号とPししクロックの波形図であり、 (A) はジャストフォーカスの場合を、(B) はフォー カスバイアスずれの場合をそれぞれ示している。

【図4】EFM信号とPLLクロックの時間差±△8を 示す図である。


【図5】時間差計測回路の構成の一例を示すブロック図

【図6】図5の各部の波形図である。


【図7】フォーカスバイアス電圧に対するブロックエラ ーレート及び位相ずれ回数の計測結果を示す特性図であ る.


【図8】計測結果に基づくフォーカスパイアス電圧・位 相ずれ回数の特性図である。


【図9】バイアス電圧を設定する手順の一例を示すフロ ーチャートである。



特開平6-231477









(7)

特開平6-231477



バイアス電圧設定のフローチャート



フロントページの続き

(72)発明者 野田 英伸 神奈川県構浜市保土ヶ谷区神戸町134番地 ソニーLSIデザイン株式会社内